


リアルタイムクロック IC の発振回路の結露について

弊社の多くのリアルタイムクロック IC は、「結露は水晶発振停止等のエラー - の原因になりますので、充分注意して下さい。」と、データシートに記載のとおり、結露に決して強くありません。これは、リアルタイムクロック IC の性格上、極力消費電流を抑える回路構造になっているためです。本書面では、結露による発振停止のメカニズム、結露に対する対策などについての説明を行っています。

< 結露で何が起こるか >

結露が生じると、基板の信号線または端子間にリークが生じます。等価的には信号線間に抵抗が挿入されたと同じになります。

発振に影響を及ぼすのは、OSCIN または OSCOUT と他の信号ラインまたは電源ラインの間のリークです。このうち最も影響を受けるのは、下図のように OSCIN とその他の端子の間にリークが生じた場合です。発振回路は、下図のような構成が一般的ですが、それに破線のように RL が挿入された場合、内部発振インバーターのバイアス点がずれてしまい、発振しにくくなります。特に弊社 RTC の場合、消費電流を極力抑えるため、RF を大きな値にしているため、RL の影響は顕著になります。




結露により生じる RL の大きさは、基板のパターン、結露する水に含まれる成分などにより一概には言えませんが、数十 M の単位です。弊社でランドに何も載せていない基板に水滴をたらして、端子間抵抗を測定したところ、20-70M になりました。一般的には耐リーク特性で 10M 以下が望ましいと聞いております。

< 結露に対する対策 >

結露に対する対策は、いくつかの方法が考えられます。

- (1) 発振回路周辺を、絶縁性の高い樹脂で覆う。
この方法は、最も有効で手っ取り早い方法ですが、基板組立時に余計な工程が入り、コストに影響します。
- (2) 下図のように発振回路周辺に VSS のガードリングを施す。
リアルタイムクロック IC としては、他の信号線とのリークや VDD 電源ラインとのリークより、OSCIN-VSS 間のリークが比較的強いので、ある程度の効果は発揮しますが、完全な対策とは言えません。なお、OSCIN-OSCOUT 間のリークは、元々 RF が入っているところに並列に抵抗が加算されるだけですので、リークには比較的強いです。



- (3) 結露対策 RTC を使用する。
これについては次項で説明します。

< 結露対策済み RTC について >

弊社下記の製品については、結露に対する対策を施しております。

該当製品

	10pin TSSOP-G	FFP12	16pin SSOP
4 線式シリアル (SPI バス)	R2043T	R2043K	-
3 線式シリアル	R2033T	R2033K R2061Kxx R2062Kxx	R2061Sxx
I ² C バス	R2023T R2051T01	R2023K R2051Kxx	R2051Sxx

具体的には以下の対策を行っています。

- (1) 結露により OSCIN-電源端子、OSCIN-VSS 端子、OSCOUT-電源端子、OSCOUT-VSS 端子、OSCIN-OSCOUT 間にリークが生じても数 M Ω まで、発振が停止しないような発振回路に変更しております。先の説明した 10M Ω は、実力的にはクリアしております。
ただし、その他の信号線と OSCIN または OSCOUT 間のリークについては効果のある対策にはなっていないため、基板レイアウトにより、信号線と OSCIN または OSCOUT 間のリークが生じにくいように工夫する必要があります。

- (2) 弊社過去の一部の製品には、発振が停止すると、レジスタの設定が default に戻る回路を採用しておりました。上記これらの製品は、電源電圧が 0V から立ち上がった時に default に戻る仕様にしてあります。これにより、結露により一時的に発振が停止してもレジスタが default に戻らないようになってあります。


cf) 発振が停止するとレジスタが default に戻るのは下記の各製品です。

	8pin SSOP	10pin SSOP	10pin SSOP-G	10pin TSSOP-G
4 線式シリアル (SPIバス)	-	RS5C348A/B	RV5C348A/B	RT5C348B
3 線式シリアル	-	RS5C338A	RV5C338A RV5C339A	-
I ² Cバス	RS5C372A/B	-	RV5C386A RV5C387A	-

これらの製品では、万一発振が停止してレジスタが default に戻った場合の対策として、「時刻設定」時に、アドレス 7h/Eh/Fh のレジスタ (default に戻るレジスタ) を再設定することをお勧めします。

(3)R2051Sxx、R2061Sxx に関しては、OSCIN/OSCOUT 端子を NC 端子で挟み、結露対策の基板レイアウトが容易にできるようにしております。

R2051Sxx(SSOP16)



なお、回路の耐リーク特性を改善しても、結露によるどんなリークが発生しても発振が停止をしない回路を設計することは困難と考えます。極端なリークが発生すれば、どんな発振回路でも止まってしまうからです。ですから最も効果的な対策は<結露に対する対策>の(1)で記した方法になります。また、結露対策済みリアルタイムクロック IC でも、結露時に発振周波数などの発振特性が若干変わってしまうことを妨げることはできません。結露により数 ppm 程度の発振周波数のズレが生じる可能性があることはご承知ください。

以上