

### ■ 概要


RS5C321A/Bは、シリアル転送により時刻・カレンダーの各データをCPUに送出するCMOSリアルタイムクロックICです。CPUとの接続は3本の信号線で行います。また、レジスタでオン・オフ可能な32.768kHzクロックを出力します。発振回路を定電圧駆動しているため電圧変動による、周波数変化、消費電流変化が少なく、低消費電流(TYP. 0.6 $\mu$ A : 3V時)を実現しています。また、パワーオン時等でデータの有効判定に応用可能な、発振停止検出機能を持っています。パッケージは、超小型・薄型の8ピンSSOPで、小型化、低消費電力化が要求される機器に最適です。

(RS5C321AとRS5C321Bは、シリアルクロックの論理のみ逆となっている製品です。)

### ■ 特長

- 時計動作電源電圧 1.6V～6.0V ● 低消費電流 0.6 $\mu$ A TYP. (1.5 $\mu$ A MAX.) : 3V時
- CPUとの接続 : CE、SCLK/SCLK、SIOの3本のみ(アドレスを指定し、データを読み書きする)
- 時計(時・分・秒)、カレンダー(うるう年・年・月・日・曜日)のカウンタ機能(BCDコード)
- 32.768kHzクロック出力機能
- 内部データの有効無効判定のための発振停止検出機能 ●  $\pm 30$ 秒アジャスト機能
- 12/24時間制の選択可能 ● 2099年までのうるう年の自動判別 ● CMOS構造
- パッケージ : 8ピンSSOP (0.65mmピッチ)


### ■ ブロック図



\*) RS5C321A: SCLK RS5C321B:  $\overline{\text{SCLK}}$

■ 端子接続図

● 8ピンSSOP



■ 端子説明

端子No.	端子名	名 称	内 容
1	CE	チップイネーブル 入力	CPUとインターフェースを行う時に使用し、CE = Hの時アクセス可能です。システム電源OFF時および非アクセス時は、Lまたはオープンにしてください。(プルダウン抵抗内蔵。)
2	SCLK (RS5C321A) $\overline{\text{SCLK}}$ (RS5C321B)	シリアルクロック入力	このクロックに同期して、SIO端子よりデータの入出力を行います。 CMOS入出力です。 SCLKは書き込み(↓)読み出し(↑)、 $\overline{\text{SCLK}}$ は書き込み(↑)読み出し(↓)
3	SIO	シリアル入出力	書き込みデータまたは、読み出しデータをSCLK/ $\overline{\text{SCLK}}$ に同期して入出力します。 CEがLの時は、ハイインピーダンスになります。CMOS入出力です。CEをLからHにして、SIOよりコントロールビットおよびアドレスを入力した後は、コントロールビットに従い、SIOは入力または出力になります。
5	32KOUT	32kHzクロック出力	電源オン時、32.768kHzクロックが出力されます。 Nchオープンドレイン出力です。
7 6	OSCIN OSCOUT	発振回路入出力	OSCIN - OSCOUT間に32.768kHzの水晶振動子を接続し、OSCIN - VSS間に容量を外付けにして発振回路を構成します。 (その他の発振回路構成部品は内蔵しています。)
8 4	VDD VSS	正電源入力 負電源入力	VDDにプラス電源を接続し、VSSを接地します。

## ■ 絶対最大定格

(V<sub>SS</sub> = 0V)

記号	項目	条件	定格値	単位
V <sub>DD</sub>	電源電圧		-0.3 ~ +7.0	V
V <sub>I</sub>	入力電圧		-0.3 ~ V <sub>DD</sub> + 0.3	V
V <sub>O1</sub>	出力電圧 1	SIO	-0.3 ~ V <sub>DD</sub> + 0.3	V
V <sub>O2</sub>	出力電圧 2	32KOUT	-0.3 ~ +12	V
P <sub>D</sub>	最大消費電力	T <sub>A</sub> = 25 °C	300	mW
T <sub>opt</sub>	動作周囲温度		-40 ~ +85	°C
T <sub>stg</sub>	保存温度		-55 ~ +125	°C

### 絶対最大定格

絶対最大定格とは、いかなる条件の下でも、瞬時たりとも超過してはならない限界値で、また、どの2つの項目も同時に達してはならない値を定めており、絶対最大定格値を超えて使用した場合、劣化または破壊する可能性があるというもので、絶対最大定格内全てでの動作を保証するものではありません。

## ■ 推奨動作条件

(V<sub>SS</sub> = 0V、T<sub>opt</sub> = -40 ~ +85 °C)

記号	項目	測定条件	MIN.	TYP.	MAX.	単位
V <sub>DD</sub>	動作電源電圧		2.5		6.0	V
V <sub>CLK</sub>	計時電源電圧		1.6		6.0	V
f <sub>XT</sub>	水晶発振周波数			32.768		kHz
C <sub>G</sub>	発振外付け容量	水晶C <sub>L</sub> 値 = 6 ~ 8pF	5	10	24	pF
V <sub>PUP</sub>	オフ時印加電圧	32KOUT			10	V

## ■ DC 電気的特性

指定なき場合:  $V_{SS} = 0V$ ,  $V_{DD} = 3V$ ,  $T_{opt} = -40 \sim +85^{\circ}C$ , 水晶 = 32.768kHz ( $C_L = 6pF$ ,  $R_1 = 30k\Omega$ ),  $C_G = 10pF$

記号	項目	端子名	測定条件	MIN.	TYP.	MAX.	単位
$V_{IH}$	“H” 入力電圧	CE, SCLK/SCLK, SIO		0.8 $V_{DD}$		$V_{DD}$	V
$V_{IL}$	“L” 入力電圧	CE, SCLK/SCLK, SIO		0		0.2 $V_{DD}$	V
$I_{OH}$	“H” 出力電流	SIO	$V_{OH} = V_{DD} - 0.5V$			-0.5	mA
$I_{OL1}$	“L” 出力電流	SIO	$V_{OL1} = 0.5V$	0.5			mA
$I_{OL2}$		32KOUT	$V_{OL2} = 0.4V$	1			
RDN	プルダウン抵抗	CE		45	150	450	k $\Omega$
IILK	入力リーク電流	SCLK/SCLK	$V_I = V_{DD}$ or $V_{SS}$	-1		1	$\mu A$
IOZ1	出力オフリーク電流	SIO	$V_O = V_{DD}$ or $V_{SS}$	-2		2	$\mu A$
IOZ2		32KOUT	$V_O = 10V$	-5		5	
IDD1	スタンバイ消費電流1*	$V_{DD}$	$V_{DD} = 3V$ 入出力 = OPEN		0.6	1.5	$\mu A$
IDD2	スタンバイ消費電流2*	$V_{DD}$	$V_{DD} = 6V$ 入出力 = OPEN		0.8	2.0	$\mu A$
CD	内蔵発振容量	OSCOUT			10		pF

\* )  $IDD1$ ,  $IDD2$  は、32kHz 出力オフ ( $\overline{CLEN} = 1$ ) での規格値です。

## ■ AC 電気的特性

( $V_{SS} = 0V$ ,  $T_{opt} = -40 \sim +85^{\circ}C$ ,  $C_L = 50pF$ )


記号	項目	$V_{DD} \geq 4.5V$		$V_{DD} \geq 4.0V$		$V_{DD} \geq 2.5V$		単位
		MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	
$t_{CES}$	CE セットアップ時間	175		200		400		ns
$t_{CEH}$	CE ホールド時間	175		200		400		ns
$t_{CR}$	CE リカバリー時間	350		400		800		ns
$t_{SCK}$	SCLK クロック周期	350		400		800		ns
$t_{CKH}$	SCLK クロック “H” 時間	175		200		400		ns
$t_{CKL}$	SCLK クロック “L” 時間	175		200		400		ns
$t_{CKS}$	SCLK クロックセットアップ時間	60		80		120		ns
$t_{RE}$	データ出力開始時間 (SCLKの $\uparrow$ から) ( $\overline{SCLK}$ の $\downarrow$ から)		120		135		300	ns
$t_{RR}$	データ出力遅延時間 (SCLKの $\uparrow$ から) ( $\overline{SCLK}$ の $\downarrow$ から)		120		135		300	ns
$t_{RZ}$	出力フローティング時間		120		135		300	ns
$t_{DS}$	入力データセットアップ時間	50		60		120		ns
$t_{DH}$	入力データホールド時間	50		50		80		ns

## ■ タイミングチャート


入出力条件： $V_{IH} = 0.8 \times V_{DD}$ 、 $V_{IL} = 0.2 \times V_{DD}$ 、 $V_{OH} = 0.8 \times V_{DD}$ 、 $V_{OL} = 0.2 \times V_{DD}$

\*) タイミングチャートの斜線部は、HまたはLで可。

### ● RS5C321A



### ● RS5C321B



## ■ 機能説明

### □ アドレスの割り当て

	ア ド レ ス				内 容	デ ー タ * 1			
	A3	A2	A1	A0		D3	D2	D1	D0
0	0	0	0	0	1秒カウンタ (BANK=0) <sup>*5</sup>	S8	S4	S2	S1
1	0	0	0	1	10秒カウンタ (BANK=0)	— <sup>*2</sup>	S40	S20	S10
2	0	0	1	0	1分カウンタ (BANK=0)	M8	M4	M2	M1
3	0	0	1	1	10分カウンタ (BANK=0)	—	M40	M20	M10
4	0	1	0	0	1時カウンタ (BANK=0)	H8	H4	H2	H1
5	0	1	0	1	10時カウンタ (BANK=0)	—	—	P/ $\bar{A}$ 、H20	H10
6	0	1	1	0	曜日カウンタ (BANK=0)	—	W4	W2	W1
7	0	1	1	1	スクラッチレジスタ (BANK=0,1)	Scratch <sup>*8</sup>	Scratch <sup>*8</sup>	Scratch <sup>*8</sup>	Scratch <sup>*8</sup>
8	1	0	0	0	1日カウンタ (BANK=0)	D8	D4	D2	D1
9	1	0	0	1	10日カウンタ (BANK=0)	—	—	D20	D10
A	1	0	1	0	1月カウンタ (BANK=0)	MO8	MO4	MO2	MO1
					32kHz制御レジスタ (BANK=1)	—	—	—	CLEN <sup>*7</sup>
B	1	0	1	1	10月カウンタ (BANK=0)	—	—	—	MO10
C	1	1	0	0	1年カウンタ (BANK=0)	Y8	Y4	Y2	Y1
D	1	1	0	1	10年カウンタ (BANK=0)	Y80	Y40	Y20	Y10
E	1	1	1	0	制御レジスタ1 (BANK=0,1)	—	—	WTEN/XSTP <sup>*6 *3</sup>	ADJ/BSY <sup>*4</sup>
F	1	1	1	1	制御レジスタ2 (BANK=0,1)	12/24	—	BANK	TEST <sup>*6</sup>

\* 1) データは、読み出し/書き込みとも可能。

\* 2) 一のデータは、書き込みはされません。また、読み出し時は0になります。

\* 3) 制御レジスタ1のWTEN/XSTPビットは、書き込み時WTENで、読み出し時XSTPです。

\* 4) 制御レジスタ1のADJ/BSYビットは、書き込み時ADJで、読み出し時BSYです。

\* 5) 時計・カレンダーカウンタを選択の時はBANK=0にし、32kHz制御レジスタを選択の時はBANK=1にして下さい。スクラッチレジスタ、制御レジスタ1または2は、BANKを指定する必要はありません。

\* 6) CE=Lの場合  
WTEN=1, TEST=1と、なります。

\* 7) 0Vからのパワーオン時、または、電源電圧低下時に発振停止を検出 (XSTP=1) した場合、CLEN=0となります。

\* 8) データは読み出し/書き込みとも可能ですが、機能上は使用していません。

## 2 レジスタの機能

### 2.1 制御レジスタ1 (アドレス Eh)

D3	D2	D1	D0	
—	—	WTEN	ADJ	(Write時)
0	0	XSTP	BSY	(Read時)

±30秒アジャストビット

ADJ	設定内容
0	通常動作
1	秒桁合わせ

時計・カレンダーカウンタ BUSY表示ビット

BSY	設定内容
0	通常状態 (桁上げまたはアジャストなし時)
1	秒桁上げまたはアジャスト時

時刻カウント動作の設定ビット

WTEN	設定内容
0	時計カウンタの1秒桁上げ停止
1	時計カウンタの1秒桁上げ有効

発振停止検出ビット

XSTP	設定内容
0	正常発振状態
1	発振停止検出時

#### 2.1-1 (ADJ)

秒桁の補正用ビットで、1を書き込むと、


(WTENビットが0の時は、WTENビットが1となった後からアジャスト動作を開始)

- 1) 00秒～29秒表示の時 →秒以下のカウンタをリセットし、秒桁を00秒にする。
- 2) 30秒～59秒表示の時 →秒以下のカウンタをリセットし、秒桁を00秒にして、分桁を+1する。

1を書き込み後、BSYビットが最大122.1 $\mu$ sだけ1となる。

2.1-2 (BSY)

BSY = 1 の時はカウンタが更新中のため、時計・カレンダーカウンタへの書き込みはBSY = 0 の時に行うこと。  
 また、通常はBSY = 0 の時に時計・カレンダーを読み出すが、BSY をチェックしないで読み出す場合は、誤読み出しと  
 ならないようなソフト処理が必要。(13 ソフト処理例参照) BSY = 1 となる場合は、以下の3通り。



2.1-3 (WTEN)

時計・カレンダーの書き込み時、WTEN = 0 にしてBSY = 0 を確認して書き込みを行う。また、同読み出し時は、  
 WTEN = 0 にしBSY = 0 の時読み出すか、あるいはWTEN = 1 のままBSY チェックなしで読み出す場合には2度読  
 みなどの誤読み出し対策が必要。(13 ソフト処理例参照) 読み書き動作後は、WTEN = 1 に戻すか、CE 端子をLに  
 すると、WTEN は自動的に1にセットされる。また、WTEN = 0 の時に1秒桁上げがあった場合は、WTEN が1に  
 なった時点で+1 補正される。

注 意

ただし、WTEN=0になる期間が1/1024秒を超える場合は正確な補正がされない場合があります。(13.3 時計・カレン  
 ダの読み出し参照)

2.1-4 (XSTP)

水晶発振の動作停止検出用ビット。CE 端子がLの時に、0Vからの電源オン後または電源電圧低下で一度発振が停止  
 すると1になり、発振再開後も維持される。CE 端子がHの時は、発振停止検出は行われず、CE がLの時のXSTP  
 ビットの内容が保持される。パワーオン後、または電源電圧低下による時計・カレンダーデータの有効無効判定に  
 応用可能。このビットが1の時、 $\overline{CLEN} = 0$  となり、強制的に32KOUT出力より32.768kHzのクロックが出力される。  
 制御レジスタ1 (アドレスEh) に書き込みを行うと、XSTPは0になる。(正常発振時)



## 2.2 制御レジスタ2 (アドレス Fh)

D3	D2	D1	D0	
$\overline{12}/24$	—	BANK	$\overline{\text{TEST}}$	(Write時)
$\overline{12}/24$	0	BANK	$\overline{\text{TEST}}$	(Read時)

テスト用ビット\*1

$\overline{\text{TEST}}$	設定内容
0	テストモード
1	通常動作モード

バンク切替ビット\*2

BANK	設定内容
0	時計・カレンダー用カウンタを選択
1	CLENを選択

 $\overline{12}/24$ 時間表示選択ビット\*3

$\overline{12}/24$	設定内容
0	午前・午後表示の12時間制
1	24時間制

- \* 1) ( $\overline{\text{TEST}}$ ) 通常動作時は、1に固定する。  
CE端子=Lの時に、 $\overline{\text{TEST}}$ は1に自動的にセットされる。
- \* 2) (BANK) 割り込み周期レジスタ、制御レジスタ1または2は、BANKビットの指定は不要。
- \* 3) ( $\overline{12}/24$ ) 時間桁表示表 (BCDコード)

24時間制	12時間制	24時間制	12時間制
00	12(AM12)	12	32(PM12)
01	01(AM 1)	13	21(PM 1)
02	02(AM 2)	14	22(PM 2)
03	03(AM 3)	15	23(PM 3)
04	04(AM 4)	16	24(PM 4)
05	05(AM 5)	17	25(PM 5)
06	06(AM 6)	18	26(PM 6)
07	07(AM 7)	19	27(PM 7)
08	08(AM 8)	20	28(PM 8)
09	09(AM 9)	21	29(PM 9)
10	10(AM10)	22	30(PM10)
11	11(AM11)	23	31(PM11)

12/24時間の設定は、時刻合わせの前に行うこと。

2.3 32kHz制御レジスタ (バンク1、アドレスAh)

D3	D2	D1	D0	
*	*	*	$\overline{\text{CLEN}}$	(Read/Write時)

- \* 1) \*印は、Read時0で、Write時データは書き込みされない。
- \* 2) ( $\overline{\text{CLEN}}$ )  
 32kHz制御ビット  
 $\overline{\text{CLEN}} = 0$ で32KOUTよりMAX. 91.6 $\mu$ s後に32.768kHzが出力される。  
 $\overline{\text{CLEN}} = 1$ にすると、32KOUTはハイインピーダンスになる。  
 $\text{XSTP} = 1$  (発振停止検出時、0Vからのパワーオン時)  $\overline{\text{CLEN}} = 0$ となる。

3 カウンタの機能

3.1 時計用カウンタ (バンク0 アドレス0h~5h)

D3	D2	D1	D0	
S8	S4	S2	S1	(Read/Write時) 時刻1秒桁 (アドレス0h)
*	S40	S20	S10	(Read/Write時) 時刻10秒桁 (アドレス1h)
M8	M4	M2	M1	(Read/Write時) 時刻1分桁 (アドレス2h)
*	M40	M20	M10	(Read/Write時) 時刻10分桁 (アドレス3h)
H8	H4	H2	H1	(Read/Write時) 時刻1時桁 (アドレス4h)
*	*	$\overline{\text{P/A}}$ or H20	H10	(Read/Write時) 時刻10時桁 (アドレス5h)

- \* 1) \*印は、Read時0で、Write時データは書き込みされない。
- \* 2)  $\text{WTEN} = 0$  (制御レジスタ1)の時、秒カウンタからの1秒桁への桁上げは停止される。
- \* 3) 桁表示 (BCDコード) 秒 00~59で59→00の時、分桁へ桁上げ  
 分 00~59で59→00の時、時桁へ桁上げ  
 時 12/24ビットを参照  
 (PM11→AM12)または(23→00)で、日および曜日桁へ桁上げ
- \* 4) 存在しない時刻が書き込まれた状態で下位より桁上げがあると、カウンタが誤動作する原因となるため、正しい値に書き直すこと。

### 3.2 曜日カウンタ (バンク0 アドレス 6h)

D3	D2	D1	D0	
*	W <sub>4</sub>	W <sub>2</sub>	W <sub>1</sub>	(Read/Write時) 曜日カウンタ

- \* 1) \*印は、Read時0で、Write時データは書き込みされない。
- \* 2) 1日桁への桁上げ時にプラス1される。
- \* 3) 曜日表示 (7進アップカウント)  
 $(W_4W_2W_1) = (000) \rightarrow (001) \rightarrow \dots \rightarrow (110) \rightarrow (000)$   
 曜日とカウント値の対応は、ユーザーにて設定可能 (例: 日曜日 = 000 など)
- \* 4)  $(W_4W_2W_1) = (111)$  は、書き込まないこと。

### 3.3 カレンダーカウンタ (バンク0 アドレス 8h~Dh)

D3	D2	D1	D0	
D <sub>8</sub>	D <sub>4</sub>	D <sub>2</sub>	D <sub>1</sub>	(Read/Write時) カレンダー 1日桁 (アドレス 8h)
*	*	D <sub>20</sub>	D <sub>10</sub>	(Read/Write時) カレンダー 10日桁 (アドレス 9h)
MO <sub>8</sub>	MO <sub>4</sub>	MO <sub>2</sub>	MO <sub>1</sub>	(Read/Write時) カレンダー 1月桁 (アドレス Ah)
*	*	*	MO <sub>10</sub>	(Read/Write時) カレンダー 10月桁 (アドレス Bh)
Y <sub>8</sub>	Y <sub>4</sub>	Y <sub>2</sub>	Y <sub>1</sub>	(Read/Write時) カレンダー 1年桁 (アドレス Ch)
Y <sub>80</sub>	Y <sub>40</sub>	Y <sub>20</sub>	Y <sub>10</sub>	(Read/Write時) カレンダー 10年桁 (アドレス Dh)

- \* 1) \*印は、Read時0で、Write時データは書き込みされない。
- \* 2) オートカレンダー機能により、桁表示 (BCDコード) は、  
 日桁 1~31 (1、3、5、7、8、10、12月)  
 1~30 (4、6、9、11月)  
 1~29 (2月 うるう年)  
 1~28 (2月 通常年)  
 カウント値が1に戻る時に月桁へ桁上げ  
 月桁 1~12で、カウント値が1に戻る時に年桁へ桁上げ  
 年桁 00~99で、00、04、08、……、92、96がうるう年となる。
- \* 3) 存在しない年月日を書き込まれた状態で下位より桁上げがあると、カウンタが誤動作する原因となるため、正しい値に書き直すこと。

## ■ 使用方法


### ① データの読み出し (RS5C321Aの場合)

リアルタイムクロックから読み出す場合、CEをLからHにしてCPU インターフェースを有効にした後、まずSCLKに同期してSIO に設定データ (コントロールビット、アドレスビット) を入力します。入力されるデータは、SCLKの立ち下がりに同期して内部に取り込まれます。内部データの読み出しは、コントロールビットにより読み出しモードに設定して行い、SCLKの立ち上がりに同期してSIO より出力されます。

- コントロールビット
  - R/W : 1の時読み出しモード、0の時書き込みモードとなる。
  - AD : DT=0でAD=1の時、次に続くデータをアドレスレジスタに書き込む。上記以外の時は、アドレスの書き込みは行われない。
  - DT : R/W=AD=0でDT=1の時は、直前に設定されているアドレスレジスタの指定アドレスにデータを書き込む。上記以外の場合は、書き込みは行われない。
- アドレスビット
  - A3~A0 : 機能説明のアドレス表のアドレスをMSB→LSBの順に入力する。

#### 1.1 読み出しフロー

1. CEをLからH
2. SIOより、4ビットのコントロールビット (最初のビットは無視される) と、4ビットの読み出しアドレスを入力。この時コントロールビットは、R/W=AD=1、DT=0を指定する (SCLKのクロック1A~8A)。
3. 下図のSCLKのクロック2Bの立ち上がりより、SIOは出力モードとなり、クロック5Bの立ち上がりから指定したアドレスのデータが、MSBより4ビット分送出される (SCLKのクロック1B~8B)。
4. その後、クロック1Cの立ち上がりでSIOは入力モードに戻り、クロック2C以降は、クロック2Aと同様にコントロールビット、アドレスビットを書き込む。
5. 読み出し終了時は、CEをHからLにする。(8番目のクロックの立ち下がりから $t_{CEH}$ 後)  
(読み出し終了後、CE=Hのまま連続して書き込み可能。)



\*は、0または1で可。-は、データ不明。◎はH・LまたはHizで可。(◎印の間に、CPU側の入力、出力モードを変更する)  
CEとSCLKの斜線は、HまたはL。

## 2 データの書き込み (RS5C321A の場合)

リアルタイムクロックにデータを書き込む場合、前項のデータ読み出しと同様にして、SIO より設定データ (コントロールビット、アドレスビット、データビット) を入力し、コントロールビットにより書き込みモードに設定して行います。

\*) コントロールビット・アドレスビットは、前項データの読み出しを参照。

● データビット D3～D0：機能説明のカウンタ、レジスタのデータをMSB→LSBの順に入力する。

### 2.1 書き込みフロー

1. CEをLからH
2. SIO より、4ビットのコントロールビット (最初のビットは無視される) と、4ビットの書き込みアドレスを入力。  
この時コントロールビットは、 $R/\overline{W}=DT=0$ 、 $AD=1$ を指定する。(SCLKのクロック1A～8A)
3. 次に書き込みデータを入力するため、コントロールビットと4ビットの書き込みデータ (MSB→LSBの順) を入力。  
この時コントロールビットは $R/\overline{W}=AD=0$ 、 $DT=1$ を指定する。(SCLKのクロック1B～8B)
4. 続けてデータを書き込む場合、クロック2C以降はクロック2Aと同様にコントロールビット、アドレスビットを書き込む。
5. 書き込み終了時は、 $R/\overline{W}=AD=DT=0$ のコントロールビットをセット後 (SCLKの5番目のクロックの立ち下がり以降) か、データ書き込み完了後、CEをHからLにする。(8番目のクロックの立ち下りから $t_{CEH}$ 後)  
(書き込み終了後、 $CE=H$ のまま連続して読み出し可能。)



\*) \*は、0または1で可。CEとSCLKの斜線は、HまたはL。


### 3 データの読み出し (RS5C321Bの場合)

リアルタイムクロックから読み出す場合、CEをLからHにしてCPUインターフェイスを有効にした後、まず $\overline{\text{SCLK}}$ に同期してSIOに設定データ（コントロールビット、アドレスビット）を入力します。入力されるデータは、 $\overline{\text{SCLK}}$ の立ち上がりに同期して内部に取り込まれます。内部データの読み出しは、コントロールビットにより読み出しモードに設定して行い、 $\overline{\text{SCLK}}$ の立ち下がりに同期してSIOより出力されます。

- コントロールビット
  - R $\overline{\text{W}}$ ：1の時読み出しモード、0の時書き込みモードとなる。
  - AD：DT=0でAD=1の時、次に続くデータをアドレスレジスタに書き込む。上記以外の時は、アドレスの書き込みは行われない。
  - DT：R $\overline{\text{W}}$ =AD=0でDT=1の時は、直前に設定されているアドレスレジスタの指定アドレスにデータを書き込む。上記以外の場合は、書き込みは行われない。
- アドレスビット
  - A3～A0：機能説明のアドレス表のアドレスをMSB→LSBの順に入力する。

#### 3.1 読み出しフロー

1. CEをLからH
2. SIOより、4ビットのコントロールビット（最初のビットは無視される）と、4ビットの読み出しアドレスを入力。この時コントロールビットは、R $\overline{\text{W}}$ =AD=1、DT=0を指定する。（ $\overline{\text{SCLK}}$ のクロック1A～8A）
3. 下図の $\overline{\text{SCLK}}$ のクロック2Bの立ち下がりにより、SIOは出力モードとなり、クロック5Bの立ち上がりから指定したアドレスのデータが、MSBより4ビット分送出される（ $\overline{\text{SCLK}}$ のクロック1B～8B）。
4. その後、クロック1Cの立ち下がりでSIOは入力モードに戻り、クロック2C以降は、クロック2Aと同様にコントロールビット、アドレスビットを書き込む。
5. 読み出し終了時は、CEをHからLにする。（8番目のクロックの立ち上がりから $t_{\text{CEH}}$ 後）  
（読み出し終了後、CE=Hのまま連続して書き込み可能。）



\*は、0または1で可。－は、データ不明。◎はH・LまたはHizで可。（◎印の間に、CPU側の入力、出力モードを変更する）  
CEとSCLKの斜線は、HまたはL。

#### 4 データの書き込み (RS5C321Bの場合)

リアルタイムクロックにデータを書き込む場合、前項のデータの読み出しと同様にして、SIOより設定データ（コントロールビット、アドレスビット、データビット）を入力し、コントロールビットにより書き込みモードに設定して行います。

\*) コントロールビット・アドレスビットは、前項データの読み出しを参照。

- データビット D3～D0：機能説明の各カウンタ、レジスタのデータをMSB→LSBの順に入力する。


##### 4.1 書き込みフロー

1. CEをLからH
2. SIOより、4ビットのコントロールビット（最初のビットは無視される）と、4ビットの書き込みアドレスを入力。この時コントロールビットは、 $R/\overline{W}=DT=0$ 、 $AD=1$ を指定する。（ $\overline{SCLK}$ のクロック1A～8A）
3. 次に書き込みデータを入力するため、コントロールビットと4ビットの書き込みデータ（MSB→LSBの順）を入力。この時コントロールビットは $R/\overline{W}=AD=0$ 、 $DT=1$ を指定する。（ $\overline{SCLK}$ のクロック1B～8B）
4. 続けてデータを書き込む場合、クロック2C以降はクロック2Aと同様にコントロールビット、アドレスビットを書き込む。
5. 書き込み終了時は、 $R/\overline{W}=AD=DT=0$ のコントロールビットをセット後（ $\overline{SCLK}$ の5番目のクロックの立ち上がり以降）か、データ書き込み完了後、CEをHからLにする。（8番目のクロックの立ち上がりから $t_{CEH}$ 後）（書き込み終了後、 $CE=H$ のまま連続して読み出し可能。）



\*) は、0または1で可。CEと $\overline{SCLK}$ の斜線は、HまたはL。

**5 CE 端子**




- 1) CE 入力が高レベルの時、SCLK/SCLK、SIO 端子がイネーブル状態となり、SCLK/SCLK のクロック入力に同期して、SIO よりデータの読み出し/書き込みをシリアルに行います。
- 2) CE 入力が高レベルまたはオープン時は、SCLK/SCLK、SIO 端子はディセーブル状態でハイインピーダンスとなり、また、内部のシフトレジスタ等のインターフェイス用回路がリセットされます。  
アドレスレジスタ (BANK ビット含む) は、直前の書き込みアドレスが保存されます。
- 3) 本 IC にアクセスしない時は、CE 端子は低レベルまたはオープンにしておいて下さい。CE 端子はプルダウン抵抗内蔵です。
- 4) システム電源のパワーダウン時 (バッテリーバックアップ時) には、バッテリーの消費を抑えるために、CE 入力の低レベルは極力 V<sub>SS</sub> レベルとなっている必要があります。
- 5) 発振停止検出動作は、CE 端子が低レベルの時に行われます。CE 端子が高レベルの時は発振停止検出は行わずに、CE が高レベルとなる直前の XSTP (発振停止検出ビット) の内容が保持されます。

**注 意**

0V からの電源オン時には、CE 端子は必ず一度低レベルまたはオープンの状態となるようにして下さい。



## 6 発振回路の構成



外付け素子例

X'tal : 32.768kHz  
 (R<sub>f</sub> = 30kΩ TYP.)  
 (C<sub>L</sub> = 6pF ~ 8pF)  
 C<sub>G</sub> = 8pF ~ 20pF

内蔵素子標準値

R<sub>f</sub> = 15MΩ (TYP.)  
 R<sub>D</sub> = 60kΩ (TYP.)  
 C<sub>D</sub> = 10pF (TYP.)

発振回路はV<sub>SS</sub>を基準とした、約1.5Vの定電圧回路で駆動しています。  
 そのため、発振波形はV<sub>SS</sub>よりプラス側で約1.5V<sub>P-P</sub>前後の波形です。

### 発振回路まわり実装上の注意事項


- 1) 水晶振動子、C<sub>G</sub>はできるだけICの近くに配置してください。
- 2) 発振回路の近くに（特に図の←A→の区間）信号ライン・電源ラインを通さないで下さい。
- 3) OSCIN、OSCOOUT端子とPCB基板間の絶縁抵抗は、できるだけ高くして下さい。
- 4) OSCIN、OSCOOUTの配線は長い平行線にしないで下さい。
- 5) 結露は水晶発振停止などのエラーの原因になりますので、結露しないように充分注意して下さい。

### その他の注意事項

- 1) 外部よりOSCINにクロック（32.768kHz）を入力する場合  
 DC結合……入力レベルが合わないため禁止です。  
 AC結合……可能ですが、ノイズ等により発振停止検出動作で誤検出する可能性が考えられますので、発振停止検出機能の動作保証はできません。
- 2) 発振出力（OSCOOUT出力）で他のICを駆動することは、発振特性の安定化のため、行わないで下さい。

### 7 発振停止検出

制御レジスタ1にデータを書き込むことにより、XSTPビットを0にした後は、XSTPビットをモニターすることにより、発振停止の検出が可能です。発振停止を検出した時、XSTPビットは0から1にセットされます。これにより、時計データが有効か無効かの判定に応用可能です。XSTP = 1の時、 $\overline{\text{CLEN}} = 0$ となり、32KOUTより強制的に32.768kHzのクロックが出力されます。




- \* 1) CE端子がLの時、0Vからの電源ONでXSTPビットは1にセットされます。ただし、瞬断の場合は動作しない場合が考えられますので注意が必要です。CE端子がHの時は発振停止検出は行わずに、CEがLの時のXSTPビットの内容が保持されます。
- \* 2) 一度発振停止を検出すると、発振が再開しても1を維持します。


#### XSTPビット使用上の注意事項について

- 1) VDD瞬断の防止
  - 2) 水晶発振部結露の防止
  - 3) 発振部への基板上でのノイズ防止
  - 4) 各端子へ最大定格以上の電圧印加の防止
- により、発振停止検出動作の誤検出防止は、確実に行って下さい。

### 8 電源回路例




- 1) 発振回路の容量はVSSに接続して下さい。
- 2) パソコンはICの真近に設置し、高周波数用と低周波数用を並列に入れて下さい。
- 3) 32KOUT端子のプルアップ抵抗は、バッテリーバックアップ時の使い方により、接続位置に注意して下さい。
  - バッテリーバックアップ時、使用しない  
……左図のAの接続
  - バッテリーバックアップ時も、使用する  
……左図のBの接続
- 4) 電源オン/オフとCE端子のタイミングは下図を参照して下さい。
- 5) 左図の[ ]内の回路を簡便にダイオード1個で行う場合は、ショートキーダイオードなどを使用し、そのダイオードでの電圧降下により、端子印加電圧が最大定格なVDD + 0.3Vを越えないようにして下さい。  
(特にシステム電源オン/オフ時などに注意して下さい)



C、D、E : CPUの動作電圧の下限の電圧


## 9 発振周波数の調整

### 9.1 発振周波数の測定



- 1) 電源オン (XSTP=1) 時、32KOUT出力から32.768kHz信号が出力されるので、その信号を周波数カウンタで測定します。
- 2) 周波数カウンタは6桁以上 (1ppm オーダー) のものをご使用下さい。
- 3) OSCIN - VSS間にCgを、また、32KOUT出力はVDDにプルアップして下さい。

### 9.2 発振周波数の調整



- \* 1) ICと水晶のマッチング調整を行うため、水晶メーカーに問い合わせ、水晶のCL値(負荷容量)、R1値(等価直列抵抗)を決定して下さい。水晶の特性値は、CL値=6~8pF、R1値=30kΩ(TYP.)が推奨値です。
- \* 2) 浮遊容量の影響も考えて、実PCB基板にて、最適となるCGの容量値を選定します。CG値は、5pF~24pF程度(8~20pF推奨)が目安です。もし、周波数が合わない時は、水晶のCL値を変更して下さい。
- \* 3) 可変容量の回転角を、中心より容量値がやや小さくなるようにして、発振周波数と可変容量のセンター値の確認をします。(容量値が小さい時の方が周波数変化量が大きいので、可変容量の中心値容量は、実際の容量値の1/2の値より小さめにすることを推奨します。)周波数が極端にズれている場合には、水晶のCL値を変更して下さい。

発振周波数調整後、周囲温度・電源電圧変動により発振周波数は変動しますので、特性測定例を参照して下さい。

#### 参 考


32.768kHz水晶振動子は、周囲温度20~25℃を中心にして、それより上がっても下がっても時計が遅れますので、常温において発振周波数を若干速くなるように調整、または設定されることを推奨します。

### 10 32.768kHz 出力


32.768kHz 水晶発振のクロック信号を32KOUT 端子より出力し、無出力時には、ハイインピーダンスとなります。32.768kHz クロック出力は、 $\overline{\text{CLEN}}$  ビットにより出力の制御が可能です。電源オン時には、一度  $\text{CE}=\text{L}$  となるようにして下さい。

$\overline{\text{CLEN}}$ ビット	32KOUT 出力
0	32.768kHz
1	ハイインピーダンス

$\overline{\text{CLEN}}$  ビットは、 $\text{XSTP}=1$ （発振停止検出時、0Vからのパワーオン時）の時に0にセットされます。




### 11 周辺回路例




- \* 1) 発振回路の容量はVSSに接続して下さい。
- \* 2) パソコンはICの真近に設置し、高周波数用と低周波数用を並列に入れて下さい。
- \* 3) 32KOUT 端子のプルアップ抵抗は、バッテリーバックアップ時の使い方により、接続位置に注意して下さい。
  - (I) バッテリーバックアップ時、使用しない……上図のAの接続
  - (II) バッテリーバックアップ時も、使用する……上図のBの接続
- \* 4) 電源切替回路をCでなくDの簡便な回路の場合、システム電源電圧とVDD間の電圧降下は極力小さいものを使用し、最大定格以上の電圧が端子に印加されないようにして下さい。（特に、システム電源のオン/オフ時にご注意下さい。）

12 特性例 (TYP 品)




$C_G = 10\text{pF}$   
 $X'tal : R_1 = 30\text{k}\Omega$   
 $T_{opt} = 25^\circ\text{C}$   
 入力端子 : VDD or VSS  
 出力端子 : オープン


12.1 スタンバイ消費電流対  $C_G$  特性例




12.2 スタンバイ消費電流対  $V_{DD}$  特性例




12.3 動作時消費電流対 SCLK/SCLK 入力周波数特性例




12.4 スタンバイ消費電流対温度特性




12.5 発振周波数偏差対 $C_G$ 特性例 ( $C_G = 10\text{pF}$ 基準)




12.6 発振周波数偏差対 $V_{DD}$ 特性例 ( $V_{DD} = 4\text{V}$ 基準)




12.7 発振周波数偏差対温度特性例 ( $T_{opt} = 25^\circ\text{C}$ 基準)



12.8 発振開始時間対 $V_{DD}$ 特性例




12.9 オープンドレイン出力 $V_{DS}$ 対 $I_{DS}$ 特性例



## 図 ソフト処理例

### 13.1 電源オン時の初期化手続き




- \* 1) 電源オン直後はCE=Lにして下さい。
- \* 2) 発振停止検出（データ有効判定）をしない時は、XSTPビットのチェックは不要です。
- \* 3) 0Vからの電源オン時、32KOUTより32.768kHzのクロックが出力されます。初期化処理として32.768kHzをオフする時は、 $\overline{\text{CLEN}} \leftarrow 1$ にして下さい。
- \* 4)  $\overline{\text{ADJ}} \leftarrow 1$ で発振チェックを行います。発振開始後の場合、同時にXSTP=0となります。
- \* 5) 0Vからの電源オン時は、発振開始してからBSYビットが0になるまでおよそ0.1～2秒位かかります。また、発振動作が異常となった時にこのループから抜け出せるような処理を入れて下さい。
- \* 6) XSTPを確実に0にするために、制御レジスタ1に書き込みを行なって下さい。制御レジスタ2は、12時間表示で1h、24時間表示で9hを書き込みます。

#### XSTPビット使用上の注意事項

XSTPビット使用時は、

- 1) 発振部の結露防止
- 2) 電源の瞬断防止
- 3) 発振部へのクロックノイズ等の飛び込み防止
- 4) ICの各端子への定格以上への電圧印加防止により、発振動作の安定化を確実に行って下さい。


### 13.2 時計・カレンダーの書き込み




- \* 1) CE=Hの後は、CE=Lの処理が来るまではHのままにして下さい。(CE=LでWTENビットが1になるため)
- \* 2) WTENに0を書き込み、時計を一時止めます。
- \* 3) BSY=1の期間は最大122.1μsです。
- \* 4) CE=LでWTENビットが1となり、時計・カレンダーに書き込み中に1秒桁上げがあった場合は、+1秒補正されます。1秒桁上げが2回あった場合は、+1秒補正のみのため、時計が遅れます。

13.3 時計・カレンダーの読み出し

13.3-1 BSYチェックにより、桁上げ中以外で読み出す方法



13.3-2 読み出し桁の最下位桁上げを2度読み出す方法



\* 1～4) 前項 13.2 の \* 1～\* 4 と同じです。


\* 5) 分析以上が必要な場合は、1 秒桁を分析に置き換えて下さい。

注 意

13.3-1の方法で読み出す場合、CE=Lの時にWTENが0となってから1となるまでの時間は1/1024秒（約1ms）以下にして下さい。また、CE=LとするとWTENビットが1になるので同様の注意が必要です。1/1024秒より多くかかる場合には13.3-2の方法で読み出して下さい。




## 13.4 ±30秒補正（時報合わせ）



- \*1) ADJに1を書き込みます。(ADJに1を書き込み後、最大122.1μsの間はBSYが1になります。)

## 13.5 発振開始の判定



- \*1) 0Vからの電源オン時、XSTPビットは、1にセットされます。  
 \*2) 発振立ち上がり時間は、およそ0.1～2秒前後かかります。発振動作異常時に、ループから抜け出せる処理を入れて下さい。

## XSTPビット使用上の注意事項

XSTPビット使用時は、

- 1) 発振部の結露防止
  - 2) 電源の瞬断防止
  - 3) 発振部へのクロックノイズなどの飛び込み防止
  - 4) ICの各素子への定格以上の電圧印加防止
- により、発振動作の安定化を確実に行って下さい。



本ドキュメント掲載の技術情報及び半導体のご使用につきましては以下の点にご注意ください。

1. 本ドキュメントに記載しております製品及び製品仕様は、改良などのため、予告なく変更することがあります。又、製造を中止する場合がありますので、ご採用にあたりましては当社又は販売店に最新の情報をお問合せください。
2. 文書による当社の承諾なしで、本ドキュメントの一部、又は全部をいかなる形でも転載又は複製されることは、堅くお断り申し上げます。
3. 本ドキュメントに記載しております製品及び技術情報のうち、「外国為替及び外国貿易管理法」に該当するものを輸出される場合、又は国外に持ち出される場合は、同法に基づき日本国政府の輸出許可が必要です。
4. 本ドキュメントに記載しております製品及び技術情報は、製品を理解していただくためのものであり、その使用に関して当社及び第三者の知的財産権その他の権利に対する保証、又は実施権の許諾を意味するものではありません。
5. 本ドキュメントに記載しております製品は、標準用途として一般的電子機器(事務機、通信機器、計測機器、家電製品、ゲーム機など)に使用されることを意図して設計されております。故障や誤動作が人命を脅かしたり、人体に危害を及ぼす恐れのある特別な品質、信頼性が要求される装置(航空宇宙機器、原子力制御システム、交通機器、輸送機器、燃焼機器、各種安全装置、生命維持装置等)に使用される際には、必ず事前に当社にご相談ください。
6. 当社は品質、信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生します。故障の結果として人身事故、火災事故、社会的な損害等を生じさせない冗長設計、延焼対策設計、誤動作防止設計等安全設計に十分ご注意ください。誤った使用又は不適切な使用に起因するいかなる損害等についても、当社は責任を負いかねますのでご了承ください。
7. 本ドキュメントに記載しております製品は、耐放射線設計はなされてございません。
8. X線照射により製品の機能・特性に影響を及ぼす場合があるため、評価段階で機能・特性を確認の上でご利用ください。
9. WLCSPパッケージの製品は、遮光状態でご利用ください。光照射環境下(動作、保管中含む)では、機能・特性に影響を及ぼす場合があるためご注意ください。
10. パッケージ捺印は、画像認識装置の仕様によって文字認識に差が生じることがあります。画像認識装置にて文字認識をする場合は、事前に弊社販売店または弊社営業担当者までお問い合わせください。
11. 本ドキュメント記載製品に関する詳細についてのお問合せ、その他お気付きの点がございましたら当社又は販売店までご照会ください。



**当社は地球環境保全の観点から環境負荷物質の低減に取り組んでいます。**

2006年4月1日以降、弊社はRoHS指令に適合した製品を提供しています。また、2012年4月1日以降は、ハロゲンフリー製品を提供しています。

**RICOH** リコー電子デバイス株式会社

弊社デバイスに関する詳しい内容をお知りになりたい方は下記へアクセスしてください。

<http://www.e-devices.ricoh.co.jp/>

本ドキュメント掲載製品に関するお問い合わせは下記宛までお願いします。

- 東日本地区 〒140-8655 東京都品川区東品川3-32-3  
03(5479)2854 (直) FAX 03(5479)0502
- 西日本地区 〒563-8501 大阪府池田市姫室町13-1  
072(748)6262 (直) FAX 072(753)2120

●お問い合わせ・ご用命は・・・